Le contexte : La première itération de la mémoire à large bande passante (HBM = high-bandwidth memory) était quelque peu limitée, n'autorisant que des vitesses allant jusqu'à 128 Go/s par piles. Cependant, il y avait un inconvénient majeur : les cartes graphiques qui utilisaient la HBM1 avaient une limite de 4 Go de mémoire en raison de limitations physiques. Au fil du temps, les fabricants de HBM, tels que SK Hynix et Samsung, ont amélioré les lacunes de la mémoire HBM.
L'HBM2 a doublé les vitesses potentielles à 256 Go/s par pile et la capacité maximale à 8 Go. En 2018, HBM2 a reçu une mise à jour mineure appelée HBM2E, qui a encore augmenté les limites de capacité à 24 Go et a apporté une nouvelle augmentation de la vitesse, atteignant finalement 460 Go/s par puce à son maximum.
Avec l'arrivée de HBM3, la vitesse a encore doublé, permettant d'atteindre un maximum de 819 Go/s par pile. Plus impressionnant encore, les capacités ont presque triplé, passant de 24 à 64 Go. Tout comme HBM2E, HBM3 a fait l'objet d'une autre mise à jour à mi-vie, HBM3E, qui a permis d'augmenter les vitesses théoriques jusqu'à 1,2 TB/s par pile.
En cours de route, la mémoire HBM a été lentement remplacée dans les cartes graphiques grand public par la mémoire GDDR, plus abordable. La mémoire à large bande passante est devenue un standard dans les centres de données, et les fabricants de cartes destinées au monde du travail ont choisi d'utiliser l'interface beaucoup plus rapide.
Au fil des mises à jour et des améliorations, la mémoire HBM a conservé la même interface de 1024 bits (par pile) dans toutes ses itérations. Selon un rapport coréen, cette situation pourrait enfin changer avec l'arrivée sur le marché de la HBM4. Si ces affirmations s'avèrent exactes, l'interface mémoire doublera, passant de 1024 à 2048 bits.
Le passage à une interface de 2048 bits pourrait théoriquement doubler à nouveau les vitesses de transfert. Malheureusement, les fabricants de mémoire pourraient ne pas être en mesure de maintenir les mêmes taux de transfert avec la HBM4 qu'avec la HBM3E. Toutefois, une interface mémoire plus élevée permettrait aux fabricants d'utiliser moins de piles dans une carte.
Par exemple, la carte phare H100 AI de Nvidia utilise actuellement six puces empilées de 1024 bits, ce qui permet une interface de 6144 bits. Si l'interface mémoire passait à 2048 bits, Nvidia pourrait théoriquement réduire de moitié le nombre de puces (trois) et obtenir les mêmes performances. Bien entendu, il est difficile de savoir quelle voie les fabricants emprunteront, car la production de masse de HBM4 ne se fera certainement pas avant plusieurs années.
SK Hynix et Samsung pensent tous deux qu'ils seront en mesure d'atteindre un "rendement de 100 %" avec le HBM4 lorsqu'ils commenceront à le fabriquer. Seul l'avenir nous dira si ces informations sont fondées, il faut donc les prendre avec des pincettes.
source :
https://www.techspot.com/news/100174-hbm4-could-finally-double-memory-bandwidth-2048-bit.html